This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MENU SEARCH INDEX DETAIL JAPANESE

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-339983

(43) Date of publication of application: 08.12.2000

(51)Int.CI.

G11C 16/06 H01L 27/115 H01L 27/10 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 11-152554

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

31.05.1999

(72)Inventor: ISHII MOTOHARU


УАМАМОТО МАКОТО

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To effectively utilize the area of a chip by providing an I/O control circuit for writing and reading data to and from the memory cell of a memory array which is connected to each memory array of each row via a global bit line and selected by a row decoder.

SOLUTION: Each of I/O control circuits 10, 20, and 30 is arranged corresponding to a plurality of memory arrays of each row, global bit lines 10a, 20a, and 30a are wired to the plurality of memory arrays of each row from the I/O control circuits 10, 20, and 30, and data is inputted and outputted to and from the plurality of memory arrays of each row from the I/O control circuits 10, 20, and 30 via the global bit lines 10a, 20a, and 30a for controlling, thus the number of the I/O control circuits can be reduced, and the exclusive area of a chip by the I/O control circuit can also be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-339983

(P2000-339983A) (43)公開日 平成12年12月8日(2000.12.8)

(51) Int.Cl.		酸別記号			FΙ			7	·-7] (参考)
G11C	16/06				G 1	1 C 17/00		636Z	5B025
H01L	27/115				ΗO	1 L 27/10		481	5 F O O 1
	27/10	481						434	5 F O 8 3
	21/8247					29/7 8		371	
	29/788			0.00.0					
			•	客查請求	朱龍朱	請求項の数3	OL	(全 8 頁)	最終頁に続く


(21)出願番号	特膜平11-152554	(71)出願人	000006013			
			三菱電機株式会社			
(22)出顧日	平成11年5月31日(1999.5.31)		東京都千代田区丸の内二丁目2番3号			
		(72)発明者	石井 元治			
			東京都千代田区丸の内二丁目2番3号 三			
			菱電機株式会社内			
		(72)発明者	山本 誠			
			東京都千代田区丸の内二丁目2番3号 三			
•			菱電機株式会社内			
		(74)代理人	100066474			
			弁理士 田澤 博昭 (外1名)			
		l				

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 多数の入出力制御回路のチップ専有面積が大 きく、チップ面積が有効に利用されていない。

【解決手段】 各列の複数のメモリアレーに対応してそ れぞれ1つの入出力制御回路10,20,30を配置 し、それら入出力制御回路10,20,30から各列の 複数のメモリアレーには、グローバルビット線10 a, 20a,30aを配線して、それら入出力制御回路1 0,20,30からグローバルピット線10a,20 a,30aを介して各列の複数のメモリアレーにデータ を入出力制御するように構成することによって、入出力 制御回路の数を激減させることができ、入出力制御回路 によるチップ専有面積を小さくする。



10a,20a,30a: グローバルピット線

最終頁に続く

【特許請求の範囲】

【請求項1】 マトリックス状に分割された複数のメモリアレーと、上記各メモリアレーに対応して設けられ、行アドレス選択信号に応じて対応するメモリアレー内の1行のメモリセルを選択する行デコーダと、上記各メモリアレーに対応して設けられ、列アドレス選択信号に応じて対応するメモリアレー内の上記選択された1行のメモリセルのうちの1つのメモリセルを選択する列デコーダと、上記各列の複数のメモリアレーに対応して設けられると共に、それら各列の各メモリアレーにグローバルビット線を介して接続され、上記列デコーダによって選択されたメモリアレーのメモリセルとデータの書き込みおよび読み出しを行う入出力制御回路とを備えた半導体集積回路装置。

【請求項2】 グローバルビット線は、メモリアレー、 行デコーダ、および列デコーダの周辺に配線したことを 特徴とする請求項1記載の半導体集積回路装置。

【請求項3】 入出力制御回路は、1辺に配置したことを特徴とする請求項1または請求項2記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電気的に書き込みおよび読み出しが可能なメモリアレーからなる半導体 集積回路装置に関するものである。

[0002]

【従来の技術】図5は従来の半導体集積回路装置の実デ バイスを示す内部構成図であり、図において、11~1 3,21~23,31~33はマトリックス状に分割さ れた複数のメモリアレーである。11a~13a,21 $a\sim23a$, $31a\sim33a$ は各メモリアレーに対応し て設けられ、行アドレス選択信号に応じて対応するメモ リアレー内の1行のメモリセルを選択する行デコーダ、 11b~13b, 21b~23b, 31b~33bは各 メモリアレーに対応して設けられ、列アドレス選択信号 に応じて対応するメモリアレー内の上記選択された1行 のメモリセルのうちの1つのメモリセルを選択する列デ コーダである。11c~13c, 21c~23c, 31 c~33cは各メモリアレーに対応して設けられ、各行 デコーダおよび各列デコーダによって選択されたメモリ アレーのメモリセルとデータの書き込みおよび読み出し を行う入出力制御回路、40は各入出力制御回路とデー 夕の伝送を行うデータバスである。

【0003】図6は従来の半導体集積回路装置の実デバイスの詳細を示す内部構成図であり、図において、11,12は図5に示したメモリアレー11,12に対応したものである。A0,A1は行デコーダ12aから入力される行アドレス選択信号、A2,A3は列デコーダ12bから入力される列アドレス選択信号、A4,A5は行デコーダ11aから入力される行アドレス選択信

号、A6, A7は列デコーダ11 bから入力される列アドレス選択信号である。11c, 12cは図5に示した入出力制御回路11c, 12cに対応したものである。50は各入出力制御回路とデータの入出力を行うと共

に、行デコーダおよび列デコーダにアドレス信号を入力する入出力インタフェース回路である。また、メモリアレー11,12において、110~11r,120~12rは各1ビットのデータの書き込み可能なメモリセル、11s,11t,12s,12tは列アドレス選択
 信号42 43 または46 47に応じてオン、オフ

10 信号A2,A3、またはA6,A7に応じてオン、オフ するトランジスタである。

【0004】次に動作について説明する。図5に示したように、マトリックス状に分割された各メモリアレーには、行デコーダおよび列デコーダが配置されていると共15に、メモリアレーのメモリセルとデータの書き込みおよび読み出しを行う入出力制御回路が配置されている。また、各入出力制御回路とデータの伝送を行うデータバス40が、それら各入出力制御回路の配置に応じて、横方向に複数と、それら複数の横方向のデータバスを接続す20るために縦方向に配線されている。

【0005】また、図6に示した詳細な内部構成図にお いて、メモリアレー12のメモリセル120にデータを 書き込み、およびデータの読み出しを行いたい時は、入 出力インタフェース回路50から各行デコーダおよび各 25 列デコーダにアドレス信号を入力すると共に、入出力制 御回路12 cに書き込みたいデータを入力する。行デコ ーダ12a, 11aおよび列デコーダ12b, 11bは その入力されたアドレス信号に応じて、A0, A1, A 4, A5にそれぞれ"H", "L", "L", "L"の 30 行アドレス選択信号を、また、A2, A3, A6, A7 にそれぞれ "H", "L", "L", "L"の列アドレ ス選択信号を入力する。これによって、"H"レベルを 入力した行アドレス選択信号A0のラインと、"H"レ ベルを入力した列アドレス選択信号A2のトランジスタ 35 がオンしたラインとの交点に配置された、メモリセル1 20のフローティングゲートがオンになり、入出力制御 回路12cから書き込みたいデータを入力すれば、メモ リセル120にデータを書き込むことができる。

【0006】また、データの読み出しは、同様に行アド40 レス選択信号および列アドレス選択信号により、メモリセル120のフローティングゲートをオンにし、入出力制御回路12cによってそのメモリセル120のフローティングゲートに書き込まれたデータを出力すれば、メモリセル120から入出力制御回路12cにデータを読み出すことができる。入出力制御回路12cによって読み出されたデータは入出力インタフェース回路50に出力される。なお、このようなメモリアレーへのデータの書き込みおよび読み出しは、各列毎のメモリアレーのうち、1つのメモリセルに対してのみ実行できるものである。すなわち、図5において、1回のタイミングでアク

セスできるのは、各列毎のメモリアレー $11a\sim13$ a、メモリアレー $21a\sim23a$ 、メモリアレー $31a\sim33a$ に対して、例えば、メモリアレー12aのメモリセル12o、メモリアレー22aのメモリセル22o、メモリアレー32aのメモリセル32oに対してのみ実行できるものである。

[0007]

【発明が解決しようとする課題】従来の半導体集積回路 装置は以上のように構成されているので、マトリックス 状に分割された各メモリアレーには、メモリアレーのメモリセルとデータの書き込みおよび読み出しを行う入出 力制御回路が1対1で配置されており、これら多数の入出力制御回路のチップ専有面積が大きく、チップ面積が有効に利用されていない課題があった。また、各入出力制御回路とデータの伝送を行うデータバス40が、それら複数の横方向のデータバス40を接続するために 縦方向に配線されており、これら多数のデータバス40 もチップ専有面積が大きく、チップ面積が有効に利用されていないなどの課題があった。

【0008】この発明は上記のような課題を解決するためになされたもので、チップ面積を有効に利用することができる半導体集積回路装置を得ることを目的とする。 【0009】

【課題を解決するための手段】この発明に係る半導体集積回路装置は、各列の複数のメモリアレーに対応して設けられると共に、それら各列の各メモリアレーにグローバルピット線を介して接続され、列デコーダによって選択されたメモリアレーのメモリセルとデータの書き込みおよび読み出しを行う入出力制御回路を備えたものである。

【0010】この発明に係る半導体集積回路装置は、グローバルビット線を、メモリアレー、行デコーダ、および列デコーダの周辺に配線したものである。

【0011】この発明に係る半導体集積回路装置は、入 出力制御回路を、1辺に配置したものである。

[0012]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1.図1はこの発明の実施の形態1による半導体集積回路装置の基本構成を示す内部構成図であり、図において、1は半導体集積回路装置、101はメモリアレー、101aはメモリアレー101内のメモリセルを選択する行デコーダ、101bはメモリアレー101内のメモリセルを選択する列デコーダである。100は行デコーダ101aおよび各列デコーダ101bによって選択されたメモリアレー101のメモリセルとデータの書き込みおよび読み出しを行う入出力制御回路、50は各入出力制御回路とデータの入出力を行うと共に、行デコーダ101aおよび列デコーダ101bにアドレス

信号を入力する入出力インタフェース回路である。

【0013】図2はこの発明の実施の形態1による半導体集積回路装置の基本構成の詳細を示す内部構成図であり、図において、2はメモリセル、3はトランジスタを 65 それぞれ示す。A0,A1は行デコーダ101aから入力される行アドレス選択信号、A2,A3は列デコーダ101bから入力される列アドレス選択信号、メモリアレー101において、101o~101rは各1ビットのデータの書き込み可能なメモリセル、101s,10 1tは列アドレス選択信号A2,A3に応じてオン、オフするトランジスタである。

【0014】次に動作について説明する。この実施の形態1は、フラッシュメモリからなる半導体集積回路装置を示すものである。図2のメモリセル2に示したよう

15 に、メモリセル 2 にはトランジスタ 3 とは異なりフローティングゲートが設けられている。図 1 において、半導体集積回路装置 1 にデータを書き込む場合、入出力インタフェース回路 5 0 に行および列のアドレス信号、制御信号、およびデータが入力され、その入出力インタフェ 20 一ス回路 5 0 から行デコーダ 1 0 1 a に行のアドレス信号が出力され、同様に、列デコーダ 1 0 1 b に列のアドレス信号が、入出力制御回路 1 0 0 にデータが出力され

【0015】図2に示すように、ここで、アドレス信号

がメモリアレー101のメモリセル101oを指定して
いる時は、行デコーダ101a、および列デコーダ10
1bはその入力されたアドレス信号に応じて、A0, A
1にそれぞれ"H","L"の行アドレス選択信号を、
また、A2, A3にそれぞれ"H","L"の列アドレ
30 ス選択信号を入力する。これによって、"H"レベルを入力した行アドレス選択信号A0のワード線と、"H"レベルを入力した列アドレス選択信号A2のトランジスタ101sがオンしたデータ線との交点に配置された、メモリセル101oのフローティングゲートがオンにな

55 り、入出力制御回路100からデータ線を介して書き込むことができる。

【0016】また、データの読み出しは、図1において、入出力インタフェース回路50に行および列のアド40 レス信号、および制御信号が入力され、その入出力インタフェース回路50から行デコーダ101aに行のアドレス信号が出力され、同様に、列デコーダ101bに列のアドレス信号が出力される。図2に示すように、ここで、アドレス信号がメモリアレー101のメモリセル1

45 010を指定している時は、同様に行デコーダ101 a、および列デコーダ101bはその入力されたアドレス信号に応じて、メモリセル1010のフローティング ゲートがオンになるような行アドレス選択信号、および 列アドレス選択信号を出力し、入出力制御回路100か 5 データ線を介してメモリセル1010のフローティン

る。

グゲートに書き込まれたデータを読み出すことができる。入出力制御回路100によって読み出されたデータは入出力インタフェース回路50に出力され、さらに、入出力インタフェース回路50からその読み出されたデータが出力される。

【0017】図3はこの発明の実施の形態1による半導 体集積回路装置の実デバイスを示す内部構成図であり、・ 図において、11~13,21~23,31~33はマ トリックス状に分割された複数のメモリアレーである。 11a~13a, 21a~23a, 31a~33aは各 メモリアレーに対応して設けられ、行アドレス選択信号 に応じて対応するメモリアレー内の1行のメモリセルを 選択する行デコーダ、11b~13b, 21b~23 b, 31b~33bは各メモリアレーに対応して設けら れ、列アドレス選択信号に応じて対応するメモリアレー 内の上記選択された1行のメモリセルのうちの1つのメ モリセルを選択する列デコーダである。また、10,2 0,30は各列の複数のメモリアレーに対応して設けら れると共に、それら各列の各メモリアレーにグローバル ビット線10a, 20a, 30aを介して接続され、列 デコーダによって選択されたメモリアレーのメモリセル とデータの書き込みおよび読み出しを行う入出力制御回 路、60は各入出力制御回路10、20、30とデータ の伝送を行うデータバスである。

【0018】図4はこの発明の実施の形態1による半導 体集積回路装置の実デバイスの詳細を示す内部構成図で あり、図において、11,12は図3に示したメモリア レー11, 12に対応したものである。A0, A1は行 デコーダ12aから入力される行アドレス選択信号、A 2, A3は列デコーダ12bから入力される列アドレス 選択信号、A4,A5は行デコーダ11aから入力され る行アドレス選択信号、A6, A7は列デコーダ11b から入力される列アドレス選択信号である。10は図3 に示した入出力制御回路10に対応したものである。5 0は各入出力制御回路とデータの入出力を行うと共に、 行デコーダおよび列デコーダにアドレス信号を入力する 入出力インタフェース回路である。また、メモリアレー 11, 12において、11o~11r, 12o~12r は各1ビットのデータの書き込み可能なメモリセル、1 1s, 11t, 12s, 12tは列アドレス選択信号A 2, A3、またはA6, A7に応じてオン、オフするト ランジスタである。

【0019】次に図3および図4の実デバイスに対応した動作について説明する。図3に示したように、マトリックス状に分割された各メモリアレーには、行デコーダおよび列デコーダが配置されている。また、各列の複数のメモリアレーに対応して1つの入出力制御回路10,20,30から各列の複数のメモリアレーには、グローバルピット線10a,20a,30aが配線されている。

さらに、各入出力制御回路10,20,30に対してデータの伝送を行うデータバス60が、それら各入出力制御回路10,20,30が半導体集積回路装置1の一辺に配置されているので、それら各入出力制御回路10,

05 20,30の配置に応じて横方向に1直線に配線されて いる。

【0020】また、図4に示した詳細な内部構成図において、メモリアレー12のメモリセル120にデータを書き込み、およびデータの読み出しを行いたい時は、入10 出力インタフェース回路50から各行デコーダおよび各列デコーダにアドレス信号を入力すると共に、入出力制御回路10に書き込みたいデータを入力する。行デコーダ12a,11aおよび列デコーダ12b,11bはその入力されたアドレス信号に応じて、A0,A1,A

15 4, A 5 にそれぞれ"H", "L", "L", "L"の行アドレス選択信号を、また、A 2, A 3, A 6, A 7 にそれぞれ"H", "L", "L", "L"の列アドレス選択信号を入力する。これによって、"H"レベルを入力した行アドレス選択信号A 0 のラインと、"H"レ 20 ベルを入力した列アドレス選択信号A 2 のトランジスタがオンしたラインとの交点に配置された、メモリセル12 ののフローティングゲートがオンになり、入出力制御回路10からグローバルビット線10 a を介して書き込

25 を書き込むことができる。

【0021】また、データの読み出しは、同様に行アドレス選択信号および列アドレス選択信号により、メモリセル120のフローティングゲートをオンにし、入出力制御回路10によってグローバルビット線10aを介してそのメモリセル120のフローティングゲートに書き込まれたデータを出力すれば、メモリセル120から入出力制御回路10にデータを読み出すことができる。入出力制御回路10によって読み出されたデータは入出力インタフェース回路50に出力される。なお、このようなメモリアレーへのデータの書き込みおよび読み出し

みたいデータを入力すれば、メモリセル120にデータ

は、各列毎のメモリアレーへのテータの書き込みおよび読み出し は、各列毎のメモリアレーのうち、1つのメモリセルに 対してのみ実行できるものである。すなわち、図3にお いて、1回のタイミングでアクセスできるのは、各列毎 のメモリアレー11a~13a、メモリアレー21a~

40 23 a、メモリアレー31 a \sim 33 a に対して、例えば、メモリアレー12 a のメモリセル12 o、メモリアレー22 a のメモリセル22 o、メモリアレー32 a のメモリセル32 o に対してのみ実行できるものである。

【0022】なお、上記実施の形態1では、各列の複数 のメモリアレーに対応して1つの入出力制御回路10, 20,30を配置したが、入出力制御回路は、各列の全 てのメモリアレーに対応して1つ設けても良いが、入出 力制御回路は、各列の全てのメモリアレーを複数に区分したブロックに対応して1つ設けても良い。また、上記

50 実施の形態1では、グローバルビット線10a, 20

a,30aを、メモリアレー、行デコーダ、および列デコーダの周辺に配線したが、メモリアレー、行デコーダ、および列デコーダ上に配線しても良く、この場合、さらに、グローバルビット線10a,20a,30aによるチップ専有面積を小さくすることができ、チップ面積を有効に利用することができる。

【0023】以上のように、この実施の形態1によれ ば、各列の複数のメモリアレーに対応してそれぞれ1つ の入出力制御回路10,20,30を配置し、それら入 出力制御回路10,20,30から各列の複数のメモリ アレーには、グローバルピット線10a, 20a, 30 aを配線して、それら入出力制御回路10,20,30 からグローバルビット線10a, 20a, 30aを介し て各列の複数のメモリアレーにデータを入出力制御する ように構成したので、入出力制御回路の数を激減させる ことができ、入出力制御回路によるチップ専有面積を小 さくすることができるので、チップ面積を有効に利用す ることができる効果が得られる。また、グローバルビッ ト線10a, 20a, 30aを、メモリアレー、行デコ ーダ、および列デコーダの周辺に配線したので、グロー バルピット線10a,20a,30aを実デバイスで構 成する場合に、1層目のアルミ配線で形成することがで き、これによって、多層プロセスを使用しないで製作す ることができ、安価に製作することができる。なお、従 来から1つの入出力制御回路の上下に1つずつメモリア レーを配置したシェアードセンスアンプ方式があるが、 この方式のデータ線は、2層目以上のアルミ配線で形成 されるものであり、この実施の形態1の方式の方が簡単 に製作することができる。さらに、各入出力制御回路1 0,20,30を半導体集積回路装置1の1辺に配置し たので、各入出力制御回路10,20,30に対してデ ータの伝送を行うデータバス60をそれら各入出力制御 回路10,20,30の配置に応じて横方向に1直線に 配線することができ、データバス60によるチップ専有 面積を小さくすることができるので、チップ面積を有効 に利用することができる効果が得られる。

[0024]

【発明の効果】以上のように、この発明によれば、各列の複数のメモリアレーに対応して設けられると共に、それら各列の各メモリアレーにグローバルビット線を介して接続され、列デコーダによって選択されたメモリアレ

ーのメモリセルとデータの書き込みおよび読み出しを行う入出力制御回路を備えるように構成したので、入出力制御回路の数を激減させることができ、入出力制御回路によるチップ専有面積を小さくすることができるので、

05 チップ面積を有効に利用することができる効果が得られる-

【0025】また、この発明によれば、グローバルビット線を、メモリアレー、行デコーダ、および列デコーダの周辺に配線するように構成したので、グローバルビッ10 ト線を実デバイスで構成する場合に、1層目のアルミ配線で形成することができ、これによって、多層プロセスを使用しないで製作することができ、安価に製作することができる効果が得られる。

【0026】さらに、この発明によれば、入出力制御回 15 路を、1辺に配置するように構成したので、各入出力制 御回路に対してデータの伝送を行うデータバスをそれら 各入出力制御回路の配置に応じて横方向に1直線に配線 することができ、データバスによるチップ専有面積を小 さくすることができるので、チップ面積を有効に利用す 20 ることができる効果が得られる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による半導体集積回路装置の基本構成を示す内部構成図である。

【図2】 この発明の実施の形態1による半導体集積回 25 路装置の基本構成の詳細を示す内部構成図である。

【図3】 この発明の実施の形態1による半導体集積回路装置の実デバイスを示す内部構成図である。


【図4】 この発明の実施の形態1による半導体集積回路装置の実デバイスの詳細を示す内部構成図である。


30 【図5】 従来の半導体集積回路装置の実デバイスを示す内部構成図である。


【図6】 従来の半導体集積回路装置の実デバイスの詳細を示す内部構成図である。

【符号の説明】


35 1 半導体集積回路装置、10,20,30 入出力制御回路、10a,20a,30a グローバルビット線、11~13,21~23,31~33 メモリアレー、11a~13a,21a~23a,31a~33a 行デコーダ、11b~13b,21b~23b,3140 b~33b 列デコーダ、12o メモリセル。














フロントページの続き

(51)Int.Cl.¹
H O 1 L 29/792

識別記号

FΙ

テーマコード(参考)

F ターム(参考) 5B025 AA03 AB01 AC01 AD00 AD02 AD04 AD05 AE00 5F001 AE01 AE02 AE03 5F083 EP00 GA09 GA28 KA05 LA04 LA05 LA10

05